长鑫存储制程整合研发工程师 I TD PIE Engineer(J16104)

1.研发产品缺陷检测计划制定，依据工艺和设计，架构的理解制定相应的缺陷检测方案； 2.保证研发线缺陷技术的应用，实现对新制程的良好监测。 3.负责产线缺陷问题改善，服务于产品工艺与良率提升； 4.与整合工程师与工艺工程师合作共同推进产品的研发与量产。 5,积极创新思维，推动新技术、产品或服务的开发

1.进行基于DRAM制程的HKMG工艺平台整合研发工作。与Design和Device Team根据高性能DRAM的产品需求,提炼出对器件的关键尺寸要求,电性要求和可靠性要求;领导Device以及Module等研发部门通过技术创新,新机台引进,开发出适用于DRAM工艺平台high thermal budget特点的件； 2.开发HKMG工艺的PDK(Design Rule, EDR, Device Model...)应用到NN,N+1,N+2代DRAM平台,同时整合优化制程与前后道工艺实现兼容,最终实现高速低漏电的电学性能能,高可靠性的终端产品要求； 3.新产品导入以及良率提升。从与design合作开始参与新产品设计评估;与tapeout team合作设计testkey,tape out光罩;与制程和生产部门合作pilot run;不断进行工艺整合的优化升级,提升电学性能,可靠性能以及良率。

1.进行先进CMOS工艺平台研发工作。 2.开发CMOS工艺的PDK(Design Rule, EDR, Device Model...),同时整合优化制程与前后道工艺实现兼容,最终实现高速低漏电的电学性能能,高可靠性的终端产品要求。 3.新产品导入以及良率提升。从与design合作开始参与新产品设计评估;与tapeout team合作设计testkey,tape out光罩;与制程和生产部门合作pilot run;不断进行工艺整合的优化升级,提升电学性能,可靠性能以及良率

1.Based on designer and customer design, make the prober process flow for new platform or new product to achieve WAT/pixel performance/yield/reliability target 2.Based on WAT/Pixel performance/Yield data, deep analysis and cooperate with related teams to do DOE for improvement 3.Pre-study key process for future technology