长鑫存储工艺整合工程师-Process Integration Engineer(J15078)
任职要求
1.教育背景与专业知识：硕士及以上学历，微电子、材料科学、物理、化学工程等相关专业；
2.行业与专业经验：3年+半导体行业制程整合经验，熟悉前道（FEOL）或后道（BEOL）工艺流程；熟悉半导体制造全…工作职责
1.全流程工艺整合：主导半导体芯片全流程工艺整合，识别关键制程瓶颈，优化工艺参数以提升产品良率及稳定性； 2.DOE与失效分析：通过DOE实验设计、SPC数据分析及失效分析（FA）定位缺陷根因，推动跨部门（PE/EE/QC）协同改善； 3.量产工艺窗口制定：制定量产工艺窗口并确保工艺稳定性； 4.标准化流程建立：联动设备、制造、质量部门，建立标准化工艺流程（SOP/OI）及监控体系（FDC/APC）； 5.先进技术节点开发：参与先进技术节点开发，探索新工艺整合方案。
1. 晶圆工艺开发与转移： 主导晶圆工艺的协助开发与工艺转移，确保技术方案顺利落地；2. 量产工艺维护与保障： 主导晶圆工艺的量产维护，监控工艺稳定性，及时处理量产过程中出现的问题；3. 外包晶圆供应商技术与质量管理： 负责外包晶圆供应商的技术或质量管理，推动供应商持续改进，维护良好的合作关系；4. 研发到量产技术转移： 作为公司内部PIE，主导技术从研发阶段向外包工厂的量产转移，并对外包工厂实施有效管理。
1. 先进工艺整合与Pathfinding：主导DRAM工艺制程研发，通过高要求工艺整合实现关键节点器件电学性能目标，与设计、电学表征及制程研发团队协作，达成高水平的电学性能和可靠性能的Pathfinding技术； 2. 独立建Loop与全流程管控：独立建立至少一个Loop的Process，实现MTS On Target，把控Process Development整体Timeline，注重Lot细节管控，预防Contamination案件，精确分析Experiment Lot的Inline及电性数据； 3. 新型DRAM系统性调研：开展新型DRAM的系统性调研，包括新型阵列存储架构、器件结构、晶体管/电容器材料及关键工艺与工艺集成信息； 4. 新型架构Mask Tapeout：主导新架构Mask Tapeout，了解TEG设计、外围电路设计及工艺与器件仿真，能与相关领域专家对接，掌握Design Rule并能独立完成Tapeout。
1.从事DRAM工艺制程研发工作,主要负责对上千种不同制程进行极高要求的整合，使之成为支撑各种DRAM产品的工艺技术平台。其中大部分的工作内容涉及到与产品设计部门，电学表征部门以及具体的制程研发工程师共同进行技术创新，以实现高水平的电学性能，可靠性能的终端产品要求； 2.对相关工艺改良，提升芯片良率。在深入了解和掌握各种电学参数，产品参数的基础上，对与各种由产品设计，制程控制引起的良率不良现象进行系统性的分析研究，并以此为基础通过多种数据分析，建立切实可行的良率提升路线图，推动DRAM从产品设计，制程研发，良率从零到一， 从一到一百的极限理想目标的靠近； 3.新产品及新工艺导入。 通过系统性了解新产品以工艺的整个流程， 从制程整合的角度领导整个产品和工艺从研发部门到生产部门的导入，同时在此过程中负责工艺整合的优化升级，达到提升电学性能，可靠性能以及良率的要求。
1.新型DRAM阵列存储架构开发； 2.新型DRAM晶体管/电容材料研发； 3.新型器件设计及性能优化； 4.关键工艺及工艺集成技术研发； 5.TEG设计、外围电路设计、结构/电学测试方案开发； 6.材料、工艺及器件仿真。