长鑫存储版图设计工程师-Layout Design Engineer(J18330)
任职要求
1、熟悉全定制设计流程的版图设计，物理验证，参数提取等;
2、集成电路的相关设计验证的从业经验;
3、熟悉全定制设计的EDA工具，包括Cadence/Synopsys, Star…工作职责
1、根据集成电路原理图完成版图设计; 2、规划版图的floorplan，与电路设计工程师合作，优化版图确保电路性能最优化; 3、完成版图物理验证，包括DRC，LVS，ERC等.
1. 版图设计实现：根据集成电路原理图完成版图设计，确保电路功能与性能的准确实现； 2. Floorplan规划与性能优化：规划版图的Floorplan，与电路设计工程师协作，优化版图以达成电路性能最优化； 3. 物理验证闭环：完成版图物理验证，包括DRC、LVS、ERC等，确保版图设计符合工艺与设计要求。
1.Complete the layout design based on the schematic diagram of the integrated circuit; 2.Plan the floorplan of the layout, collaborate with circuit design engineers, and optimize the layout to ensure the optimal performance of the circuit; 3. Complete the physical verification of the layout, including DRC, LVS, ERC, etc.
1. 版图设计与优化：根据集成电路原理图完成版图设计，规划版图的floorplan，与电路设计工程师协同优化版图以确保电路性能最优化； 2. 物理验证与签核：完成版图物理验证，包括DRC、LVS、ERC等，确保版图符合设计规则与电气要求； 3. 参数提取与闭环：完成版图参数提取，确保仿真与实现的一致性，推动版图设计闭环。
1. 版图设计与验证：主导版图设计和验证，使用LVS、DRC、LVL等验证工具完成全流程检查，确保版图数据准确； 2. Testkey设计与优化：参与Testkey（TEG）设计优化，具备TEG版图优化、功能模块开发及测试结构设计经验； 3. 跨部门协作与交付：与设计和工艺工程师充分沟通，确保项目按时准确交付。