长鑫存储版图设计工程师 I Layout Design Engineer(J16397)

社招全职电路设计类2025-09-19地点：上海 | 合肥状态：招聘

扫码手机上打开

任职要求

1、熟悉全定制设计流程的版图设计，物理验证，参数提取等；
2、集成电路的相关设计验证的从业经验；
3、熟悉全定制设计的EDA工具，包括Cadence/Synopsys, StarRC, DRC/LVS；
4、有3D layout 经验，精通Wafer on wafer 工艺的layout；
5、具有良好的学习能力，沟通能力和团队合作精神。

工作职责

1、根据集成电路原理图完成版图设计；
2、规划版图的floorplan，与电路设计工程师合作，优化版图确保电路性能最优化；
3、完成版图物理验证，包括DRC，LVS，ERC等。

📮 投递简历 ✨AI模拟面试

难度：

包括英文材料

Cadence+

LVS+

相关职位

版图设计工程师 I Layout Design Engineer(J13280)

社招电路设计类

1.根据集成电路原理图完成版图设计； 2.规划版图的floorplan，与电路设计工程师合作，优化版图确保电路性能最优化； 3.完成版图物理验证，包括DRC，LVS，ERC等。

更新于 2025-09-19

版图设计工程师 I Layout Design Engineer(J10335)

社招电路设计类

1、根据集成电路原理图完成版图设计； 2、规划版图的floorplan，与电路设计工程师合作，优化版图确保电路性能最优化； 3、完成版图物理验证，包括DRC，LVS，ERC等。

更新于 2025-09-19

版图设计工程师 I Layout Design Engineer(J15776)

社招电路设计类

更新于 2025-09-19

版图设计工程师 I TD Layout Engineer(J16983)

社招研发技术类

工作职责: 1、根据电路原理图完成版图设计； 2、规划版图的floorplan，与电路设计人员协同，确保版图实现电路功能； 3、完成版图物理验证，包括DRC，LVS，ERC等。

更新于 2025-09-19