长鑫存储版图设计工程师 I Layout Design Engineer(J10335)
社招全职电路设计类地点：上海状态：招聘
任职要求
1、熟悉全定制设计流程的版图设计，物理验证，参数提取等；
2、集成电路的相关设计验证的从业经验；
3、熟悉全定制设计的EDA工具，包括Cadence/Synopsys, …登录查看完整任职要求
微信扫码，1秒登录
工作职责
1、根据集成电路原理图完成版图设计； 2、规划版图的floorplan，与电路设计工程师合作，优化版图确保电路性能最优化； 3、完成版图物理验证，包括DRC，LVS，ERC等。
包括英文材料
Cadence+
https://www.youtube.com/user/CadenceDesign
Cadence is a pivotal leader in electronic systems design, building upon more than 30 years of computational software expertise.
LVS+
https://docs.redhat.com/en/documentation/red_hat_enterprise_linux/4/html/virtual_server_administration/ch-lvs-overview-vsa
Linux Virtual Server (LVS) is a set of integrated software components for balancing the IP load across a set of real servers.
相关职位
社招电路设计类
1.根据集成电路原理图完成版图设计； 2.规划版图的floorplan，与电路设计工程师合作，优化版图确保电路性能最优化； 3.完成版图物理验证，包括DRC，LVS，ERC等。
更新于 2025-09-19上海
社招电路设计类
1、根据集成电路原理图完成版图设计； 2、规划版图的floorplan，与电路设计工程师合作，优化版图确保电路性能最优化； 3、完成版图物理验证，包括DRC，LVS，ERC等。
更新于 2025-09-19合肥
社招电路设计类
1、根据集成电路原理图完成版图设计； 2、规划版图的floorplan，与电路设计工程师合作，优化版图确保电路性能最优化； 3、完成版图物理验证，包括DRC，LVS，ERC等。
更新于 2025-09-19上海|合肥
社招研发技术类
工作职责: 1、根据电路原理图完成版图设计； 2、规划版图的floorplan，与电路设计人员协同，确保版图实现电路功能； 3、完成版图物理验证，包括DRC，LVS，ERC等。
更新于 2025-09-19合肥