长鑫存储DTCO TEG 工程师 I DTCO TEG Engineer(J17174)
任职要求
1.硕士及以上学历，微电子、物理专业优先；
2.从事半导体器件研发仿真\设计工艺协同优化\存储芯片相关设计验证工作优先；…工作职责
1. 进行Addressable，QVCM, TDC等DTCO TEG的设计工作。与产品部门讨论测试IP，设计splits。； 2. 进行上述相关DTCO TEG的测试工作。包括与WAT部门合作完成测试程式，需要CP测试的自行完成要求的CP测试； 3. 对测试结果进行分析，与工艺器件设计相关联，撰写分析报告。
1、定义CMOS工艺的标准单元库并结合工艺、电路仿真以及布局布线进行DTCO优化。 2. 设计Testkey 对标准单元库PPA进行测试表征并反馈给工艺及模型。 3. 与设计部门对接抽取高速电路critical path并进行DTCO优化。
基于半导体全工艺物理仿真技术，建立wafer数字孪生，以此为基础实现设计与工艺协同优化（DTCO），制程Flow优化，path finding等，并结合电性仿真验证元件特性及不良分析。 1、半导体工艺（光刻/刻蚀/化学机械研磨等）建模模拟，评估模型准确度与适用性； 2、通过工艺模拟实现设计与工艺协同优化设计，在版图出版阶段预测版图weak point； 3、通过工艺仿真找到工艺极限窗口，向Design及Layout 反馈并更新已有规则 4、仿真结构与TCAD 仿真结合。
1. Lead the RET solution path findings in advanced nodes of DRAM processes. 2. Maintain and develop new recipes to deliver robust post OPC solutions to the apeout team. 3. Engage with layout/device/integration teams on the DFM/DTCO flow delivery. 4. Trouble shooting with inline defects and provide possible RET/OPC supports. 5. Optimize the RET/OPC flow to improve the TAT and efficiency.
1.AI工具开发与整合： -基于大模型技术（如NLP、强化学习），开发智能设计辅助工具，帮助Junior工程师快速提升设计能力，缩短学习周期。 -推动DTCO（设计-技术协同优化）、DFM（可制造性设计）、DFY（可良率设计）系统的AI化落地，实现设计自动化验证。 2.设计流程优化： -构建智能根因溯源系统，通过数据分析和AI算法快速定位设计缺陷，提升问题解决效率。 -优化电路设计全流程，缩短设计周期，主导约束驱动的设计方法学创新。 3.跨部门协作与落地： -与EDA工具团队、制造工艺团队紧密合作，推动AI工具在实际生产环境中的部署与应用。 -撰写技术文档和案例库，赋能团队技术能力提升。 4.前沿技术研究： -跟踪AI+EDA领域国际最新进展（如生成式设计、自适应优化算法），主导技术预研与专利布局。