长鑫存储器件工程师-Device Engineer(J12927)
任职要求
1. 教育背景与专业知识：本科及以上学历，微电子、物理、材料或理工类相关专业，具备一定的器件基础；
2. 行业与专业经验：有量产…工作职责
1. Lot管理与执行：负责实验Lot的日常管理与推进，确保按计划完成相关任务； 2. 元器件异常分析与解决：针对元器件异常问题，进行根因分析并提出解决方案，推动问题闭环； 3. WAT SPC流程对接：与PI团队对接，实施WAT SPC反馈Inline流程，确保电性数据与工艺控制的联动； 4. PFA与EFA分析：针对工艺线异常，主导物理失效分析和电性失效分析，锁定失效根源； 5. Lot报告输出：完成Lot相关的实验报告撰写与数据整理，输出分析结论与建议。
1. 器件建模与仿真：根据产品设计需求和工艺能力，开展DRAM Array及BL Selector等晶体管器件的建模仿真，为器件选型、TEG/Mini Array设计及MTS/EDR Target制定提供依据，支持研发项目出带工作； 2. 测试方案制定与执行：制定DRAM器件实验Lot的NP、Bench及WAT电性测试方案，追踪Lot状态并协调资源完成测试任务； 3. 器件问题分析与优化：分析DRAM晶体管器件WAT数据，结合Bench测试和FA，解析器件问题及其物理机制，为器件参数优化指明方向； 4. 跨部门工艺协作优化：与工艺工程师和整合工程师合作，优化各工艺条件，持续提升器件性能； 5. 设计团队对接：与设计团队保持沟通，确保器件与电路设计相关信息良性交互。
1. 器件电性数据分析：分析CMOS器件WAT测试结果，结合in-line数据定位器件电性偏差的根本原因，提出改善方向； 2. 器件结构参数制定：根据项目要求制定器件结构物理参数目标，确保器件性能满足设计规格； 3. 器件参数优化协同：与产品设计部门合作，对关键器件参数进行仿真分析与优化，推动器件性能持续提升； 4. 量产前器件管控：解决产品量产前的器件参数达标及波动控制问题，主导参数管控方案的制定与闭环。
1、负责特定技术节点或特定产品的CMOS device 性能优化工作，达成产品性能、良率及可靠性目标。 2、针对电性失效（Electrical Failure）和良率损失（Yield Loss），定位问题根源（Root Cause），通过工艺优化或测试调整解决问题。 3、设计并执行整合层级的实验（DOE），优化整体CMOS 制程条件。 4、与产品工程师（Product Engineer）、良率工程师（Yield Engineer）、设计部门（Design）紧密合作，进行产品性能调试（Debug）和良率提升（Yield Improvement）。"
1.器件性能优化：负责特定技术节点或特定产品的Array/CMOS device性能优化工作，达成产品性能、良率及可靠性目标； 2.失效定位与问题解决：针对电性失效和良率损失，定位问题根源，通过工艺优化或测试调整解决问题； 3.DOE实验设计执行：设计并执行整合层级的实验（DOE），优化整体Array制程条件； 4.跨部门协作：与产品工程师、良率工程师、设计部门紧密合作，进行产品性能调试和良率提升。