logo of aligenie

智能互联平头哥-Physical design CAD Engineer-上海

社招全职5年以上技术-芯片地点:上海状态:招聘

任职要求


1. 计算机科学、电子工程或相关专业本科及以上学历,具备扎实的计算机理论基础。
2. 5年及以上软件开发经验,能够独立承担复杂软件项目的全周期开发任务(需求分析、设计、编码、测试及部署)。
3. 精通至少一种主流编程语言(如JavaC++Python等),代码风格规范,具备良好的可维护性和可扩展性。
4. 熟悉NoSQL(如MongoDB)或关系型数据库(如MySQL),具备高并发场景下的数据库调优经验。
5. 熟悉后台API设计与实现,理解微服务架构及RESTful接口规范。
6.…
登录查看完整任职要求
微信扫码,1秒登录

工作职责


1. 负责物理设计平台infrastructure功能的维护、优化,及用户需求响应。
2. 负责或参与平台新功能的开发、测试和项目部署,并积极跟进用户问题和敏锐捕捉新需求。
3. 负责对接相关EDA供应商,定义需求并推动EDA完成开发、评估测试和导入部署。
包括英文材料
学历+
Java+
C+++
Python+
NoSQL+
MongoDB+
MySQL+
高并发+
微服务+
REST+
DevOps+
还有更多 •••
相关职位

logo of thead
社招5年以上技术-芯片

1. 负责物理设计平台infrastructure功能的维护、优化,及用户需求响应。 2. 负责或参与平台新功能的开发、测试和项目部署,并积极跟进用户问题和敏锐捕捉新需求。 3. 负责对接相关EDA供应商,定义需求并推动EDA完成开发、评估测试和导入部署。

更新于 2026-03-24上海
logo of thead
社招7年以上技术-芯片

架构设计人员,你将从事大型通用CPU芯片SoC系统架构工作,主要包括: 1.定义整芯片SoC的关键技术:芯片安全、RAS,芯片启动等系统架构方案。 2.从整芯片的成本、制造、功耗、物理电气等条件出发,trade-off芯片的整体布局、大小规格,和功耗SE、Top设计团队、集成实现、后端团队一起最终确定整芯片的floorplane。 3.熟悉跨片、跨Die的物理工程问题,了解业界最新相关技术,和相关团队一起合作,排除芯片面临的工程问题的风险挑战。

更新于 2025-08-13深圳|上海
logo of thead
社招5年以上技术-芯片

团队介绍 我们是平头哥AI 芯片软件互联团队,主要职责是积极拥抱社区生态、并基于平头哥AI 芯片产品来打造我们自己的互联通信库。 越来越好的大模型对算力需求日益高涨,而大模型训练与推理的高效部署都依赖越来越多的芯片通过互联在一起,高效协同以发挥出线性增长的计算效率。我们会与架构/硬件/Model 同学紧密合作以共同打造越来越符合业界需求的芯片,同时也会协同服务器/网络等伙伴共同打造基于平头哥芯片的高性能集群 solution,还会深入到各种应用场景去洞察并满足用户对多卡训练、推理在性能、鲁棒性、故障定位等各方面的需求,协同各方共同打造最高效、易用的平头哥多卡产品软件解决方案。 职位描述 1. 为芯片设计开发高性能、有竞争力的互联通信库; 2. 基于芯片、服务器、网络集群架构特性与互联通信应用模式进行极致性能优化; 3. 增强在大规模机器任务下发生 hang 或 crash 时的专家分析与诊断、定位能力; 4. 支持多卡或多机互联场景下各种用户问题分析与定位; 5. 和其他团队紧密合作,影响芯片、服务器与集群架构等方案设计和演进。

更新于 2026-03-24上海|杭州
logo of thead
社招5年以上技术-芯片

1、负责和参与DPU芯片的应用场景与需求分析; 2、负责和参与DPU芯片架构方案的讨论与设计; 3、负责和参与DPU芯片各子系统微架构的方案设计与编码; 4、与验证团队协同完成芯片BUG收敛,包括芯片问题定位分析、Corner点识别和覆盖率分析等; 5、负责和参与模块的物理综合和设计。 Job responsibilities: 1. Be responsible for and participate in the analysis of application scenarios and requirements of DPU chips; 2. Be responsible for and participate in the discussion and design of DPU chip architecture; 3. Be responsible for and participate in the scheme design and coding of the microarchitecture of DPU chip subsystem; 4. Cooperate with the verification team to complete chip BUG convergence, including chip problem location analysis, Corner point identification and coverage analysis, etc; 5. Be responsible for and participate in the physical synthesis and design of modules.

更新于 2025-08-13成都