1. 根据SOC整体需求, 评估和提供PCIe子系统设计指标，并集成相应的PCIe子系统，适配高性能计算芯片整体PPA以及虚拟化需求； 2. 负责PCIe/CXL协议桥， PCIe/CXL controller以及DMA等模块的微架构文档和代码开发工作，和其他团队协作，完成功能设计/验证/时序优化以及post silicon的测试； 3. 完成端到端设计交付工作，包括但不限于vcs/lint/cdc/rdc以及FPGA/EMU平台的测试支持；

1.负责独立完成标准单元电路包括逻辑门和触发器电路的版图设计。 2.配合电路工程师完成Memory的子模块和顶层的布局布线和版图设计。 3.根据foundry提供的design rule完成DRC/LVS/DFM等检查。 4.优化版图减少寄生RC，并完成EMIR的修改。

1. 负责下一代服务器/板卡/SoC固件自主研发及产品交付和维护； 2.负责OpenBMC 相关模块的功能开发和定制化需求； 3.负责解决项目中BMC领域相关的问题； 4.负责和芯片、硬件、BIOS等研发人员沟通相关接口验证及功能开发设计方案； 5.负责项目开发过程中相关文档的编写和输出； 6. 引领BMC领域技术发展趋势，结合平头哥业务应用场景，开拓芯片/OpenBMC技术发展方向，并推动相关技术产品化落地。

具体职责包括但不限于： 1. 负责SoC底层系统软件开发，完成Linux内核各子系统的设计和开发 2. 分析芯片系统级验证需求，设计和开发pre-silicon系统级验证方案 3. 在Emulation/FPGA上，定位和解决pre-silicon验证和bring-up验证工作 4. 根据产品需求完成SDK软件功能设计、开发集成和手册文档编写

1.参与公司层面统一的数模混合验证方法学、Signoff标准，数模混仿自动化Flow，数模混仿数据平台化，数模混仿可复用VIP/ABVIP/Agent/Checker等建设、推广及落地； 2.参与PHY项目数模混合验证并保障按时高质量交付； 3. 推广和输出数模混合验证能力，沉淀数模混合验证实践经验和操作指南，持续优化数模混合验证投入产出比，持续提升公司层面整体数模混合验证能力。

1.参与公司层面统一的数模混合验证方法学、Signoff标准，数模混仿自动化Flow，数模混仿数据平台化，数模混仿可复用VIP/ABVIP/Agent/Checker等建设、推广及落地； 2.参与PHY项目数模混合验证并保障按时高质量交付； 3. 推广和输出数模混合验证能力，沉淀数模混合验证实践经验和操作指南，持续优化数模混合验证投入产出比，持续提升公司层面整体数模混合验证能力。

芯片产业进入后摩尔时代，芯片封装解决方案面临诸多挑战。封装的尺寸、结构、散热、BOM材料、制造工艺，共同影响芯片的性能、成本、以及应用可靠性。作为封装工程师，你将致力于业界最高端芯片封装解决方案的设计、开发、制造、测试、验证，失效分析以及技术创新。在这里，你可以了解并获得最先进的芯片封装技术知识及能力，并和业界顶尖的工程师一起，共同开发最先进封装技术，并推动其持续发展。 As IC industry enters the more than Moore era, chip packaging solutions are facing many challenges. Package size, package structure, heat dissipation, BOM material, and manufacturing process all affect chip performance, cost, and application reliability. As a packaging engineer, you will be dedicated to the design, development, manufacture, testing, verification, failure analysis, and technological innovation of the industry's highest-end chip packaging solutions. Here, you can understand and acquire the relevant knowledge and skills of the most advanced chip packaging technology, and work with the industry's top engineers to jointly develop the most advanced packaging technology and promote its continuous development. 工作职责RESPONSIBILITIES: 作为可靠性测试验证工程师，负责IC可靠性测试方案的制定与设计，保证芯片可靠性测试验证的顺利开展以支撑芯片及产品的开发及量产应用 Work as a Reliability Test and Verification Engineer, define reliability solution and its corresponding hardware design, to ensure reliability test and verification tasks to support the development and mass production of chips and products. 负责芯片及产品相关的失效分析、可靠性寿命评估，并针对失效分析结果联合上下游团队提出适当的解决方案 Responsible for failure analysis and reliability life assessment to chips and products, and work with up/down-stream teams to propose appropriate solutions based on failure analysis results 构建并不断完善可靠性测试流程、系统，支撑公司产品交付 Build and continuously improve the reliability test process and system to support the company's product delivery 从效率、成本等角度对可靠性测试方法、方案开展持续改进及优化，保证产品测试质量的基础上，不断提升可靠性测试竞争力 Continuous improvement and optimization of reliability test methods and solutions from the perspectives of efficiency and cost, and continuously improve reliability test competitiveness on the basis of ensuring product test quality. 跟踪行业技术趋势，开展可靠性寿命评估模型及方法的研究，应对新工艺制程、新结构、新材料的挑战 Track on the industry trend, perform research on reliability life assessment models and methodology, to addressing challenge on new process, new structure and new material.

1. 参与模拟IP和各类PHY系统设计工作，包括PCS，总线，流程状态机，测试逻辑，以及模拟控制逻辑的设计。 2. 参与RFID，PLL, DDR,HBM, SERDES等PHY系统设计和debug。 3. 参与设计模拟互联系统，内存系统，和chiplet系统的方案。