长鑫存储DRAM系统测试与失效分析工程师-DRAM System Test and Failure Analysis Engineer(J16895)
任职要求
1. 教育背景与专业知识：本科及以上学历，电子、计算机、通信等相关专业，具备扎实的电路基础知识；
2. 专业技能与资格：能熟练使用示波器与逻辑分析仪等测试测量设备，基本了解信号完整性理论及计算机硬件架构与工作…工作职责
1. 高速信号与协议时序分析：主导DRAM高速信号和协议时序的测量与分析，输出系统性测试报告； 2. 系统失效分析与定位：负责DRAM新产品及相关新平台各阶段发生的系统失效量测分析，定位根因并给出结论； 3. UIP测试执行：系统相关新平台的UIP测试执行与熟练掌握，确保测试覆盖度与准确性； 4. 新测量设备导入与使用：主导新测量设备的导入与学习使用，提升测试能力边界； 5. 测量方法研究与改进：研究和改进设备测量方法，丰富测量手段，提高测量准确度与效率。
1.系统级互联架构设计： -主导DRAM与计算单元（CPU/GPU/AI加速器）的协同设计，开发超高速互联方案。 -构建从芯片封装（CoWoS/InFO）到PCB/连接器的全链路互联模型，实现系统级带宽密度提升3倍以上。 2.先进封装与互连技术： -探索硅光互连（OpticalI/O）在DRAM系统中的应用。 -主导3D异构集成（Chiplet）的互连标准落地。 3.多物理场协同仿真： -开发电磁-热-力耦合仿真平台，优化高速连接器。 -利用机器学习预测信号串扰与时序偏差，实现互联设计左移（Shift-Left）验证，缩短设计周期。
1. 测试方式开发：主导新产品研发与量产阶段CP/ATE产品测试方式开发，构建完善的测试架构支撑产品验证； 2. 良率提升与根因分析：主导新产品及量产产品的良率提升与失效根因分析，制定更有效的测试方法并持续提升测试覆盖率； 3. DFT优化与设计：基于电路分析能力，持续优化并设计新的DFT方案，提升产品可测试性与故障隔离精度； 4. Burn in退化分析：基于半导体器件基础，结合Nanoprobe等失效分析手法，定位Burn in测试中的具体退化机制并驱动改善。
1. 根因分析与问题定位：主导新产品研发阶段的电路失效根因分析，深入理解电路功能与性能，制定有效的测试方法并提升测试覆盖率； 2. FIB方案设计与验证：主导FIB方案确认，定位电路问题原因，制定并验证改版措施，确保问题闭环； 3. 客退品问题分析：主导客退品问题分析，定位具体缺陷位置，输出分析报告并驱动设计或制程改善。
1.研发新产品FT导入； 2.研发新产品的FT array测试和speed性能测试； 3.研发阶段的FT良率监控，数据分析，不良样品的电性分析和良率改善； 4.研发阶段的产品FT测试覆盖率的提升； 5.研发新产品的FT测试程式维护。