长鑫存储封装设计工程师-Packaging Design Engineer(J18499)
任职要求
1. 教育背景与专业知识：本科及以上学历，电子工程、微电子、材料科学、机械工程或相关专业；
2. 专业技能与资格：能使用EDA工具完成PKG基板与Daisy Chain设计，能使用设计工具完成POD、…工作职责
1. 封装方案选型与设计：根据MRD、产品性能要求及工艺能力，主导封装方案选型，使用EDA工具完成PKG基板设计与芯片设计； 2. 早期封装可行性评估：对新器件进行早期封装可行性评估，并向相关部门反馈优化建议； 3. 工程图纸设计：使用设计工具完成POD、Wirebonding及Marking图纸的绘制； 4. Daisy Chain设计：使用EDA工具完成Daisy Chain PKG及PCB设计； 5. Bump与Ball Map优化：主导Bump设计与优化，开发并优化Ball Map方案； 6. 基板厂协同与量产规范：与基板厂紧密协作，确保新设计规则满足量产要求与高性能目标。
1. 封装设计与仿真协同：主导新产品的封装结构设计、基板设计及封装相关掩模板设计，协同SIPI团队进行电性分析，并推动力学与热仿真评估，确保封装方案的电气、机械和热性能达标； 2. 客户Design in阶段支持：与销售及市场部协作，在客户Design in阶段提供封装设计技术支持，识别并满足客户对封装形式、尺寸及性能的需求； 3. 设计流程与交付件管控：制定并迭代封装设计规则，管控封装设计开发流程及交付件质量，确保设计文件准确、完整、可追溯。
1. 负责SoC芯片封装选型的方案评估与对比分析，包括封装形式（BGA、LGA、WLCSP等）、引脚数、基板层数、尺寸及成本等关键参数的综合考量，识别并规避封装实现中的风险点（如bump密度、信号出线可行性、电源分配网络等）。 2. 配合芯片后端设计团队，统筹整理bump布局的规划与优化，独立完成bump/ball map的绘制、版本维护及设计规则检查，确保布局满足封装工艺和电气性能要求。 3. 负责封装基板（Substrate）layout设计中的评审文档整理、版本管控及设计变更追踪，参与设计Review会议并输出会议纪要及行动项跟踪。 4. 参与封装材料（ABF/BT基板、underfill胶、TIM热界面材料等）的选型评估与供应商技术沟通，建立材料参数库，为设计选型提供数据支撑。 5. 协同工艺、可靠性及测试团队，参与封装方案的可行性评审，推动封装设计从概念到量产的顺利落地。 6. 跟踪先进封装技术趋势（如2.5D/3D封装、Chiplet、Fan-Out等），参与技术预研与内部规范制定，提升团队封装设计整体能力。
1.负责开展芯片-封装-系统的端到端结构应力仿真及验证，确保芯片封装与芯片系统应用中的结构及应力可靠性，并指导芯片封装及系统应用开展结构及BOM材料选择及优化，保证芯片本体及应用的长期可靠性； 2.负责芯片相关结构/应力故障问题的分析与根因定位，并提出对应的解决方案； 3.负责对芯片封装材料的物理特性开展仿真模拟及实物测试校准，包括模量、CTE、弹塑性、粘弹性等材料物理特性，构建材料数据库及模型库； 4.负责持续改进及优化材料及结构建模和实测校验的方法，以支撑新材料、新结构、新工艺下的芯片封装解决方案与应用的持续演进。
1、为芯片产品开发定制具备行业竞争力的高质量封装解决方案 2、基于芯片应用场景，结合芯片封装方案，开展Floorplan, Bump Matrix, Pinmap,Interposer, Subtrate的评估以及设计工作 3、从设计、验证、NPI到量产，端到端评估封装方案设计与制程工艺的匹配度，保证芯片封装方案的量产可制造性； 4、与Foundry、OSAT、研究机构开展交流合作，保持封装技术能力同步 5、参与行业调研，参与先进封装技术的开发，为支撑芯片产品发展提供有竞争力的封装解决方案