长鑫存储封装开发工程师（KR）-Package Development Engineer (KR)(J20087)
任职要求
1.教育背景与专业知识：硕士及以上学历，微电子学与集成电路、材料科学、机械工程或相关专业；
2.专业技能与资格：精通至少一种工艺或材料，熟悉BGA产品的新封装及新工艺开发，熟悉Memory封装路线图及行业前沿能力，熟悉APQP、IATF16949、ISO 26262等NPI流程，熟悉RA测试；
3.行…工作职责
1.堆叠Die Memory封装开发： 主导堆叠Die Memory封装开发，包括封装设计、组装设计规则制定、工艺集成及新产品导入，主导内部技术沟通并开发组装技术路线图； 2.新材料及新工艺开发： 主导新材料及新工艺开发，制定材料技术路线图，执行设计变更管理，确保技术方案的持续迭代； 3.OSAT评估与客户审核支持： 主导新OSAT评估与开发，提供组装技术支持以支撑客户审核，确保供应商与客户要求的对齐。
1. 新产品开发与项目管理：主导DRAM bumping、RDL、FO及其他新产品的开发与项目全周期管理，推动项目从立项到量产的关键节点交付； 2. 技术问题分析与流程优化：分析并解决开发过程中的技术问题，持续优化工艺流程，降低生产成本； 3. 技术路线图管理与策略执行：管理bumping及RDL技术路线图，制定并执行相应策略，推动技术演进与竞争力提升； 4. 跨部门协同与效率提升：与封装相关各部门紧密协作，优化封装开发流程，提升整体开发效率； 5. OSAT项目管理与材料评估：负责bumping OSAT项目管理和工艺整合，主导bumping材料的评估与导入工作； 6. 前沿技术跟踪与研究：持续关注并研究先进bumping及RDL工艺技术，评估新技术可行性并导入开发计划。
1.晶圆堆叠及SDBG工艺开发： 主导晶圆堆叠及SDBG工艺开发，优化工艺参数以满足产品特性和可靠性要求； 2.工艺流程及DOE设计： 主导工艺流程及DOE设计，系统化评估关键工艺参数对产品性能的影响； 3.OSATs工艺协同： 与OSATs合作开展工艺设计及DOE研究，确保技术方案在封装端的落地与交付； 4.工艺优化与特性达标： 开发并优化工艺流程，确保产品特性满足规格要求，提升产品良率与可靠性； 5.数据驱动分析与闭环： 运用JMP或Minitab等数据分析工具进行工艺数据分析，应用8D报告方法论完成失效根因分析与改善措施闭环； 6.技术路线图构建： 与晶圆厂技术部门合作开发先进工艺，构建相关技术路线图，推动工艺技术的持续迭代。
1.封装结构BLR设计： 主导Memory封装结构设计，确保封装满足板级可靠性（BLR）要求，包括封装复合CTE设计以实现与PCB的热匹配； 2.高可靠性技术导入： 引入高可靠性焊球及SMT技术，提升产品板级可靠性性能； 3.失效分析与方案改进： 产品失效分析，定位封装级失效根因并提供相应改进方案，管理并更新BLR设计指南； 4.材料趋势追踪： 追踪关键材料（EMC、焊球、基板、PCB）市场趋势，推动板级可靠性方案的持续优化； 5.跨部门协同攻关： 协调跨部门技术专家，推动新产品板级可靠性性能的提升与验证。
1.基板开发与实施： 主导BGA产品基板开发与实施，确保基板设计满足电气性能、热管理和可靠性要求； 2.新技术开发与导入： 存储产品封装新技术开发，包括材料与工艺的评估与导入，推动封装技术的持续创新； 3.封装技术集成与项目管理： 主导封装技术集成与项目管理，协调资源确保项目按期交付，输出工艺标准及封装设计标准； 4.供应商技术评估： 评估基板供应商及OSAT的技术能力，确保供应商满足产品开发与量产需求； 5.跨团队协作： 与芯片设计及系统验证团队合作，确保封装方案与芯片设计和系统验证的协同一致。