长鑫存储封装开发工程师 (MD-SG)-Package Development Engineer(J20101)
任职要求
1. 硕士及以上学历；3年以上内存MD经验 2. 熟悉C-mold/T-mold工艺、设备及材料；有2.5D/3D封装或MUF经验者优先 3…
工作职责
1. 负责不同于DRAM产品开发 2. 负责产品开发计划、工艺流程及DOE研究 3. 与OSATs合作以满足NPI时间表 4. 开发优化工艺流程以满足产品特性 5. 熟悉8D报告及JMP或Minitab等数据分析工具 6. 精通MD工艺（包括工艺、材料、设备等）；具备较强的MD故障排除能力
1. 新产品开发与项目管理：主导DRAM bumping、RDL、FO及其他新产品的开发与项目全周期管理，推动项目从立项到量产的关键节点交付； 2. 技术问题分析与流程优化：分析并解决开发过程中的技术问题，持续优化工艺流程，降低生产成本； 3. 技术路线图管理与策略执行：管理bumping及RDL技术路线图，制定并执行相应策略，推动技术演进与竞争力提升； 4. 跨部门协同与效率提升：与封装相关各部门紧密协作，优化封装开发流程，提升整体开发效率； 5. OSAT项目管理与材料评估：负责bumping OSAT项目管理和工艺整合，主导bumping材料的评估与导入工作； 6. 前沿技术跟踪与研究：持续关注并研究先进bumping及RDL工艺技术，评估新技术可行性并导入开发计划。
1. 负责晶圆堆叠及SDBG工艺开发 2. 负责工艺流程及DOE设计 3. 与OSATs合作开展工艺设计及DOE研究 4. 开发优化工艺流程以满足产品特性 5. 熟悉8D报告及JMP或Minitab等数据分析工具 6. 与晶圆厂技术部门合作开发先进工艺并构建相关技术路线图
1. 堆叠封装开发：封装设计、制定组装设计规则、工艺集成、新产品导入、内部技术沟通及开发组装技术路线图 2. 新材料及新工艺开发、制定材料技术路线图及设计变更管理 3. OSAT评估与客户审核：新OSAT评估与开发，以及客户审核的组装技术支持
1. 不同于DRAM封装结构设计，包括封装的BLR要求 2. 负责封装复合CTE设计以实现与PCB的匹配 3. 负责引入高可靠性焊球及SMT技术以提升BLR性能 4. 负责产品失效分析并提供相应改进方案 5. 管理并更新BLR设计指南 6. 追踪关键材料（EMC、焊球、基板、PCB）市场趋势以推动BLR优化 7. 协调跨部门技术专家以提升新产品的BLR性能