长鑫存储TSV缺陷检测工程师 I TSV Defect Engineer(J17179)
任职要求
1. 半导体相关经验4年以上； 2. 硕士及以上，化学，物理，材料，半导体器件，微电子等专业背景； 3. 熟悉半导体工艺，有缺陷分析Defects, Detection领域经验者优先； 4. 富有探索精神，积极主动，追求卓越, 吃苦耐劳, 团队合作精神; 5. 拥有良好的沟通协调能力, 有项目经验者优先。
工作职责
1. 有BEOL Cu process defect经验 2.有团队管理经验，熟悉新人training方法 2. 负责产线缺陷问题的改善, 实现对新制程的良好监测, 确保产线缺陷数据的真实与稳定，服务于产品工艺与良率提升 3. 运用统计学方法数据分析,优化缺陷数据分析系统,强化数据关联性,推动其智能化；
1.前瞻性测试系统开发： -构建面向未来DRAM产品的智能测试平台，攻克超高速接口测试、3D堆叠结构（TSV）多物理场耦合分析等难题。 -研发AI驱动的动态测试策略引擎，实现测试用例自动化生成与覆盖率实时优化，测试效率提升。 2.缺陷预测与根因溯源： -开发基于深度学习的缺陷预测模型，提前识别潜在失效模式。 -构建多维度测试数据湖，融合电性参数、工艺波动与可靠性数据，实现缺陷根因的毫秒级定位。 3.测试流程创新： -主导AI与传统测试设备的深度集成，推动测试向量自主优化与自适应校准。 -开发面向存算一体（PIM）架构的功能-性能联合测试框架，突破近存计算场景下的验证瓶颈。 4.跨领域协同与标准制定： -联动设计团队建立测试约束左移机制，在架构设计阶段介入风险验证。 -参与JEDEC/IEEE测试标准制定，主导超低电压（VLP）测试方法论与车规级DRAM（AEC-Q100）可靠性验证规范提案。
岗位职责 ： 1. 负责 先进封装产品(如bumping、fan-in/out package、TSV等)的质量控制计划制定，明确各工艺环节的关键质量控制点、质量标准与检验规范，确保先进封装工艺的稳定性和可靠性； 2. 迅速响应先进封装生产现场出现的质量异常情况，组织相关技术人员进行原因分析，运用科学的质量分析方法(如鱼骨图、5 Why 分析法、FMEA 等)深入挖掘问题根源，制定并实施有效的纠正措施，及时恢复生产秩序，减少因质量问题导致的生产停滞与损失； 3. 针对先进封装工艺中的常见质量问题(如 bump点虚焊、短路、偏移、翘曲等)，牵头开展质量改进项目，联合研发、工艺等部门，通过优化工艺参数、改进设备性能、引入新材料与新方法等手段，持续提升先进封装产品的质量水平，降低生产成本； 4. 对 先进封装相关原材料(如封装基板、焊料、胶水等)及外包供应商进行质量评估与管理，建立完善的供应商质量考核指标体系，定期对外包供应商进行现场审核与质量绩效评估，确保外包供应商提供的原材料与外包加工服务符合公司的质量要求。
1.负责动态存储器芯片及封装的电性失效分析，数据整理归纳，根据测试，设计，版图合理定位失效点 2.提供逻辑完善的电性失效分析报告，并送样品去其他相关部门进行物理失效分析 3.及时、高效的完成组长或经理交予的相关工作任务 4.实验室5S维护，失效分析实验室的能力建设；新失效机台和分析手法的评估及引入 5.对内外部相关人员的培训6.跨部门沟通和交流
1.系统级互联架构设计： -主导DRAM与计算单元（CPU/GPU/AI加速器）的协同设计，开发超高速互联方案。 -构建从芯片封装（CoWoS/InFO）到PCB/连接器的全链路互联模型，实现系统级带宽密度提升3倍以上。 2.先进封装与互连技术： -探索硅光互连（OpticalI/O）在DRAM系统中的应用。 -主导3D异构集成（Chiplet）的互连标准落地。 3.多物理场协同仿真： -开发电磁-热-力耦合仿真平台，优化高速连接器。 -利用机器学习预测信号串扰与时序偏差，实现互联设计左移（Shift-Left）验证，缩短设计周期。